تعبئة متقدمة (أشباه موصلات)

التعبئة المتقدمة (Advanced packaging)،[1] هو تجميع المكونات وربطها ببعضها قبل تعبئة الدوائر المتكاملة التقليدية، حيث تُعبأ قالباً واحداً. تسمح التعبئة المتقدمة بدمج أجهزة متعددة، بما في ذلك الأجهزة الكهربائية والميكانيكية وأشباه الموصلات، وتعبئتها كجهاز أشباه موصلات واحد. تستخدم التعبئة المتقدمة عمليات وتقنيات تُنفّذ عادةً في مصانع تصنيع أشباه الموصلات، على عكس تعبئة الدوائر المتكاملة التقليدية الذي لا يستخدم هذه العمليات. لذا، تقع التعبئة المتقدمة بين التصنيع والتعبئة التقليدية - أو، بمصطلحات أخرى، بين نهاية خط الإنتاج وما بعد التصنيع. تشمل التعبئة المتقدمة وحدات متعددة الرقائق، والدوائر المتكاملة ثلاثية الأبعاد،[2] الدوائر المتكاملة ثنائية ونصف،[2] التكامل غير المتجانس،[3] التعبئة على مستوى الرقاقة،[2] النظام في العبوة، quilt packaging، دمج المنطق (المعالجات) والذاكرة في عبوة واحدة، تكديس القوالب، ربط/تكديس الرقاقات، ووضع عدة شرائح أو قوالب في عبوة واحدة،[2] ومجموعات من هذه التقنيات وغيرها. تسمى أيضاً الدوائر المتكاملة ثنائية ونصف الأبعاد وثلاثية الأبعاد بالحزم ثنائية ونصف الأبعاد أو ثلاثية الأبعاد.[3]

يمكن أن تساعد التعبئة المتقدمة في تحقيق مكاسب الأداء من خلال دمج العديد من الأجهزة في عبوة واحدة ومكاسب الكفاءة المرتبطة بها (من خلال تقليل المسافات التي يتعين على الإشارات أن تقطعها، أو بعبارة أخرى تقليل مسارات الإشارة)، والسماح بأعداد كبيرة من الاتصالات بين الأجهزة، دون الحاجة إلى اللجوء إلى ترانزستورات أصغر حجماً والتي أصبح تصنيعها أكثر صعوبة بشكل متزايد.[4] تعتبر Fan-out packaging خياراً منخفض التكلفة للتعبئة المتقدمة.[5]

تعتبر التعبئة المتقدمة أمراً أساسياً في توسيع قانون مور.[6][2] ومن الأمثلة على التكامل غير المتجانس EMIB من إنتل، والذي يستخدم "جسوراً" مصنوعة على ركائز السليكون، لتوصيل قوالب مختلفة معاً.[7] وهناك مثال آخر وهو CoWoS من TSMC[8][9] (الشريحة على الرقاقة على الركيزة) التي تستخدم وسيطاً.[10][11] ترتبط التعبئة المتقدمة ارتباطاً وثيقاً بتكامل النظام،[12] تُستخدم في الأنظمة المتعلقة "بالذكاء الاصطناعي، التعلم الآلي، السيارات، وتقنية الجيل الخامس" على سبيل المثال لا الحصر.[13] يتألف تكامل النظام من "طرق لتجنب وضع كل شيء على رقاقة واحدة من خلال إنشاء نظام يربط بين رقائق أصغر متعددة أو رقائق صغيرة"[14] يمكن أن تحتوي العبوات المتقدمة على رقائق صغيرة من عدة بائعين.[15][16] ولتحقيق ذلك، تم تطوير معايير لتوصيل الرقائق الصغيرة مثل UCie.[17]

دور السليكون

في تصنيع الرقائق الدقيقة، المادة الأساسية المستخدمة هي السليكون. يتميز السليكون بخصائص شبه موصلة ممتازة تُمكّنه من التحول إلى ترانزستورات قادرة على التحكم في الإشارات الكهربائية. تتضمن عملية تحويل السليكون الخام إلى رقاقة وظيفية ثلاث مراحل رئيسية:

  • تصنيع الرقائق: يُحول السليكون النقي إلى رقاقة، والتي تعمل بمثابة البنية الأساسية لتصنيع الرقائق.
  • معالجة الواجهة الأمامية: تخضع الرقاقة لخطوات مختلفة لبناء هياكل الترانزستور التي تحدد وظيفة الرقاقة.
  • معالجة الواجهة الخلفية: تُقطع الرقاقة إلى قوالب فردية، ويتم إنشاء توصيلات كهربائية موثوقة.[18]

المصادر

  1. ^ "Advanced Packaging". Semiconductor Engineering. Retrieved 17 December 2021.
  2. ^ أ ب ت ث ج LaPedus, Mark (January 15, 2019). "More 2.5D/3D, Fan-Out Packages Ahead". Semiconductor Engineering.
  3. ^ أ ب LaPedus, Mark (May 20, 2021). "Advanced Packaging's Next Wave". Semiconductor Engineering.
  4. ^ "Advanced Packaging's Next Wave". 20 May 2021.
  5. ^ Sperling, Ed (March 5, 2018). "Toward High-End Fan-Outs". Semiconductor Engineering.
  6. ^ Shivakumar, Sujai; Borges, Chris (June 26, 2023). "Advanced Packaging and the Future of Moore's Law" – via www.csis.org. {{cite journal}}: Cite journal requires |journal= (help)
  7. ^ Lau, John H. (April 3, 2019). Heterogeneous Integrations. Springer. ISBN 978-981-13-7224-7 – via Google Books.
  8. ^ "CoWoS® - Taiwan Semiconductor Manufacturing Company Limited". 3dfabric.tsmc.com. Retrieved 2024-12-25.
  9. ^ anysilicon (2024-03-21). "Understanding CoWoS Packaging Technology". AnySilicon (in الإنجليزية الأمريكية). Retrieved 2024-12-25.
  10. ^ "TSMC to Expand CoWoS Capacity by 60% Yearly Through 2026". Archived from the original on May 21, 2024.
  11. ^ "Highlights of the TSMC Technology Symposium 2021 – Packaging".
  12. ^ "Advanced Packaging Shifts Design Focus to System Level". 23 November 2021.
  13. ^ "System-Level Packaging Tradeoffs". 30 September 2020.
  14. ^ "New Institute Accelerates Future of Microelectronic System Integration, Advanced Packaging". 19 October 2023.
  15. ^ "Commercial Chiplet Ecosystem May be a Decade Away". 29 February 2024.
  16. ^ "Chiplets Taking Root as Silicon-Proven Hard IP". 9 February 2023.
  17. ^ "Chiplet IP Standards Are Just the Beginning". 6 March 2024.
  18. ^ Research on Defect Inspection Technology for Bump Height in Wafer-Level Packaging Based on the Triangulation Method. Available at: ResearchGate
?
تمّ الاسترجاع من "https://www.marefa.org/w/index.php?title=تعبئة_متقدمة_(أشباه_موصلات)&oldid=4185298"